IBM, Sony en Toshiba hebben tijdens International Solid-State Circuits Conference eindelijk concrete informatie gegeven over de Cell chip. De chip zal het mogelijk maken om een enorme hoeveelheid parallelle processen te berekenen met minimaal acht Synergistic Processing Elements(SPE) die aangestuurd worden door een enkele Power Processing Element(PPE). De PPE is een versimpelde Power G5chip met dubbele core. De Cell chip die gepresenteerd werd is een chip met een architectuur die aan de basis zal staan van toekomstig uit te komen Cell chips. Zo zullen de klokfrequentie en het aantal processing units in de toekomst verhoogd of verlaagd kunnen worden. Wetenschappers hebben al een kloksnelheid van boven de 4GHz bereikt en de prestaties van de processor zou al boven de 256GFLOPS(1 miljard floating-point operations per seconde) uitkomen. Om het simpel te zeggen: dit is extreem veel. In vergelijking, een moderne Pentium 4zit vandaag de dag maximaal rond de 6GFLOPS. En om dan te bedenken dat de PS3 misschien wel 4 Cell units krijgt. Verder is de cache in totaal 2,5 MB, 512 kb L2 cache en 256 kb cache voor elke SPE. De interne bandbreedte is maar liefst 96GB/seconde.

Volgens programmeur Nicholas Blachford, die in dit artikel zijn interpretatie geeft van een patent van de Cell chip zou een optimaal geprogrammeerde SETI(Search for Extra Terrestrial Life) over een rekenunit vijf minuten doen. In 2003 werd door een gemiddelde PC tien uur gedaan over een unit. De vergelijking van een P4 met een Cell processor is echter wat oneerlijk, omdat de architectuur en de toepassingsmogelijkheden van de chips nogal van elkaar verschillen. Er werd echter wel gezegd dat de prestaties van veel Cell specifieke applicaties het tienvoudige kunnen bereiken van wat normale x86 chips vandaag de dag kunnen. Dit komt doordat de Cell chip tien parallelle berekeningen zal kunnen maken. Bij standaard CPU's is dit vandaag de dag één.

# Each Cell processor contains 8 Synergistic Processing Units and a single 64-bit Power Architecture Unit (All are RISC designs with SIMD)

# Operates at >4GHz and capable of >256GFLOPS

# 256KB Local Storage per SPU and 512KB L2 Cache (2.5MB total)

# 128+ concurrent transactions to memory per processor

# High-speed internal element interconnect performing at 96GB/cycle

# 234 million transistors

# Prototype die size of 221mm^2

# Fabricated with 90nm SOI process technologyDe mogelijkheid tot het uitvoeren van parallelle berekeningen, maar ook het kunnen uitbreiden van meerdere SPE's en zelfs hele chips, maakt de Cell chip volgens critici erg moeilijk om voor te programmeren. Programma's zullen alleen optimaal functioneren als deze efficiënt gebruik maken van de parallelle processen. Volgens IBM zullen er meerdere manieren zijn om voor de chip te gaan programmeren. Momenteel zouden er verscheidene ingeneurs werken aan gebruiksvriendelijk programming tools die specifiek zijn toegepast op de benodigde applicaties. Men is ook van plan de software vrij te geven aan de open scource community, zodat de ontwikkeling van de software in de toekomst op grote schaal zal doorgaan.

Totdat we werkelijk wat kunnen zien van de prestaties van de Cell chip moeten we afwachten wat de prestaties in realiteit zijn. Het is echter niet te ontkennen dat de drie samenwerkende bedrijven visie hebben en het lijkt erop dat ze met deze vernieuwende chip toch wat teweeg zullen brengen in de bestaande industrie.